test page

not german

Tag 1

Registration
9:00 – 10:00

Registiertung
Grußwort
10:00 – 10:15

Kretzschmar, TÜVIT und Prof. Georg Sigl, VDE/ITG-Fachgruppe
Open Source Silizium: Jeder kann Chips designen
10:15 – 11:00

Reith, HSRM
Cyber Resilience Act: Was bedeutet CE/CRA für Lieferketten?
11:00 – 11:45

Dr. Detlef Houdeau, Infineon
Mittagspause und Poster
11:45 – 12:45
Keynote – Bringing Software innovation to Chipdesign
12:45 – 13:45

(TBD, Chipflow)

Tag 2

Good Moning Coffee
9:00 – 9:15

29. Oktober 2025
09:00	Registrierung und Coffee
10:00	Grußwort Dirk Kretzschmar, TÜV Informationstechnik GmBH Prof. Georg Sigl und Dr. Detlef Houdeau, Sprecher Fachgruppe Velektronik
10:15	Cyber Resilience Act: Was bedeutet CE/CRA für Lieferketten? Dr. Detlef Houdeau, Infineon Technologies AG
11:00	Open Source Silizium – Jeder kann Chips designen Prof. Steffen Reith, Hochschule RheinMain
11:45	Mittagspause
12:45	Keynote: Bringing Software Innovation to Chipdesign Tomi Rantakari, Chipflow
13:45	Open Industrial Advanced Packaging and Microintegration Foundry in Europe Torsten Grawunder, Swissbit AG
14:15	OSAT – Ausgelagerte Halbleitermontage- und Testdienstleistungen rund um die Halbleiterproduktion in der EU Dr. Christian Melzer, HTV GmbH
14:45	Kaffeepause
15:30	Design Initiative – Quelloffene Designinstrumente für souveräne Chipentwicklung Dr. Sven Grundmann, acatech
16:00	(Un)möglichkeiten einer CE-Kennzeichnung Marc Le Guin, TÜV Informationstechnik GmbH
16:30	Workshop und offene Diskussion – “Zertifizierung und vertrauenswürdige Implementierung”
19:00	Abendveranstaltung