not german
| Vorläufige Agenda | |
| 29. April 2025: Tag 1 | |
| 09:00 | Registration |
| 10:00 | Grußwort Dirk Kretzschmar, TÜV Informationstechnik, Prof. Georg Sigl und Dr. Detlef Houdeau, Fachgruppe Velektronik |
| 10:15 | Open Source Silizium – Jeder kann Chips designen Prof. Steffen Reith, Hochschule RheinMain |
| 11:00 | Cyber Resilience Act: Was bedeutet CE/CRA für Lieferketten? Dr. Detlef Houdeau, Infineon AG |
| 11:45 | Mittagspause, Poster und Demonstrator |
| 12:45 | Keynote: Bringing Software Innovation to Chipdesign Chipflow |
| 13:45 | Herausforderungen durch internationale Lieferketten TBD |
| 14:45 | Kaffeepause |
| 15:15 | (Un)möglichkeiten einer CE-Kennzeichnung Marc Le Guin, TÜV Informationstechnik |
| 16:00 | Podiumsdiskussion unter Einbindung der Teilnehmer |
| 17:00 | Pause |
| 19:00 | Abendveranstaltung |
| 30. April 2025: Tag 2 | |
| 09:00 | Good Morning Coffee |
| 09:15 | Keynote |
| 10:00 | Analysis TBD |
| 11:00 | Kaffeepause |
| 11:30 | Multi-Project-Wafer (MPW): Shared Cost Dr. Frank Vater, Leibniz Institut IHP |
| 12:00 | OSAT – Ausgelagerte Halbleitermontage- und Testdienstleistungen rund um die Halbleiterproduktion in der EU Holger Krumme, HTV GmbH |
| 12:30 | Open Industrial Advanced Packaging and Microintegration Foundry in Europe Torsten Grawunder, Swissbit GmbH |
| 13:00 | Mittagessen and Networking |