RISC-V Prozessor Core for Functional Safety

RISC-V ist eine offene Befehlssatzarchitektur (ISA), die auf dem Designprinzip Reduced Instruction Set Computer (RISC) beruht. Die größten Stärken der Architektur liegen in der Modularität der Standard-Befehlsatzerweiterungen und der damit einhergenden Möglichkeit sehr anwendungsspezifische, performante und energieeffizienten Prozessoren entwickeln zu können. Im Whitepaper des Fraunhofer IPMS wird auf die allgemeinen Grundlagen der RISC-V Architektur und dessen Modularität eingegangen. Anschließend wird auf die Besonderheiten bei der Entwicklung von sicherheitskritischen eingebetteten Systemen und verschiedene Toolchains eingegangen. Abschließend wird eine Demoimplementierung vorgestellt.

Click here for the whitepaper!