Die Tage der vertrauenswürdigen Elektronik 2024 fanden am 4. und 5. Juni in der Zentrale der Fraunhofer-Gesellschaft statt. Präsentiert wurden in diesem Jahr die abschließenden Ergebnisse der Forschungsprojekte der Förderrichtlinien für vertrauenswürdige Elektronik (ZEUS) und zukunftsfähige Spezialprozessoren und Entwicklungsplattformen (ZuSE) des Bundesministeriums für Bildung und Forschung (BMBF) sowie technische Sessions mit Schwerpunkten Design, Fertigung und Analyse zu folgenden Themenbereichen:
RISC-V
Open-Source EDA
Trust Schemes
Vertrauens- und Echtheitsmerkmale
Chiplets und Hetero-Integration
Real-World Labor Analysen
Formale Methoden
Update zum BMBF DE:Sign Call
Vortragsfolien
Chiplets are the next key innovation for the open source hardware community
Vortragender: Torsten Grawunder, Swissbit AG
Formal Verification Tools for the Trustworthiness of RTL
Vortragender: Joerg Bormann, SIEMENS
Intro CENELEC TC 47X Semiconductor devices and trusted chips
Vortragender: Uwe Rüddenklau, Infineon Technologies AG
VE-CERATRUST Verhinderung von Angriffen auf Elektroniksysteme durch neuartige keramische Mehrlagensysteme
Vortragende: U. Krieger, A. Schroeter, P. Uhlig, C. Lehnberger, H. Stoltenberg, G. Hagen, A. Goldberg, S. Ziesche
Security Analysis of locked Scan Chains with Failure Analysis Tools
Vortragender: Lars Renkes, Technische Universität Berlin
13:00 – 13:10 Grußwort Prof. Dr. Amelie Hagelauer / Prof. Dr.-Ing. Georg Sigl 13:10 – 13:25 Grußwort Prof. Dr. Müller-Groeling
13:25-15:05
Technische/Kommerzielle Highlights der ZEUS- und ZuSE-Projekte
13:25 – 13:50: VE-ASCOT: Merkmale für eine digitale Identität Ralf Fust, WIBU Systems 13:50 – 14:15: VE-VIDES: Formal Verification Tools for the Trustworthiness of RTL JörgBormann, Siemens EDA 14:15 – 14:40: VE-Silhouette: Electro-optical co-integration platform for high-density hybrid system David Weyers, TU Dresden 14:40 – 15:05: VE-HEP: Gehärtete Wertschöpfungsketten mit Open-Source Hardware Prof. Dr. Steffen Reith, HSRM und Dr. Arnd Weber
15:05-15:55
Kaffeepause und Poster Session
15:55-16:25
Politik und Fördergeber
15:55 – 16:10: Ministerialdirigent Dr. Engelbert Beyer Bundesministerium für Bildung und Forschung 16:10 – 16:25: Staatssekretär Tobias Gotthardt Bayerisches Staatsministerium für Wirtschaft, Landesentwicklung und Energie
16:25-17:30
Kurzvorstellung der ZEUS und ZuSE Ergebnisse: Poster Pitches
17:30-18:00
Kaffeepause und Poster Session
18:00-18:30
Verstetigung und Standardisierung
18:00 – 18:15: Standardisierung Herr Rüddenklau, IFX 18:15 – 18:30: Konzept Verstetigung VDE Fachgruppe Prof. Dr.-Ing. Georg Sigl
Moderation: Prof. Dr.-Ing Wolfgang Heinrich 10:45-11:05 Micro-Transfer Printing: A Technology supporting D2W Integration for Distributed Manufacturing Dr. Tino Jäger, X-FAB MEMS Foundry GmbH 11:05-11:25 Velektronik: Hetero-Integration von III-V-Chiplets mit BiCMOS für mm-Wellen-Systeme – technische Lösung und Vertrauenswürdigkeit Prof. Dr.-Ing Wolfgang Heinrich, Ferdinand-Braun-Institut 11:25-11:45T4T: Vertrauenswürdige Elektronik in verteilter Fertigung Sascha Bönhardt, Fraunhofer-Institut für Photonische Mikrosysteme IPMS 11:45-12:00 Q&A
12:00-13:15
Mittag
13:15-14:55
Design Workshop
Moderation: Dr. Roland Jancke 13:15-13:35 VE-DIVA-IC: Formal Verification of Security Properties on RISC-V Processors Dr. Christian Appold, DENSO AUTOMOTIVE Deutschland GmbH 13:35-13:55 VE-DIVA-IC: Mixed Signal RISC-V ASIC with Transaction Monitoring Carsten Rolfes, Fraunhofer-Institut für Mikroelektronische Schaltungen und Systeme IMS und Martin Flasskamp, Universität Bielefeld 13:55-14:15 VE-DIVA-IC: Semiconductor-based Quantum Random Number Generator Dr. Christian Lammers, Elmos Semiconductor SE 14:15-14:35 VE-SensIC: Tamper-proof cryptographic keys generation for identification and authentication Shawon Alam, Karlsruhe Institute of Technology und Wacime Hadrich, Hochschule Offenburg 14:35-14:55VE-VIDES: Verification of trustworthiness with formal and AI methods Prof. Dr. Djones Lettnin, Infineon Technologies AG
