Blogbeitrag »Trusted Electronics: Current And Future Developments«
Ein Beitrag von Dr. Roland Jancke. Erschienen am 11. April 2024 bei Semiconductor Engineering.
Ein Beitrag von Dr. Roland Jancke. Erschienen am 11. April 2024 bei Semiconductor Engineering.
Am 4. und 5. Juni 2024 laden wir Sie herzlich in die Zentrale der Fraunhofer-Gesellschaft in München ein. Geplant ist eine Präsenzveranstaltung mit gemeinsamem Abendessen am ersten Tag zur Förderung des Austausches. Mehr Infos zur Agenda, Hotels und Anfahrt
Cybersicherheitsforschung trifft Industrie.
Am 9. November 2023 am Fraunhofer AISEC, in Garching bei München.
Drei Sendungen der Sender ARTE, ZDF und 3sat, die aktuell noch in der Mediathek abrufbar sind, beschäftigen sich ausführlich mit dem Thema Cyber Security. In einer kurzen Filmsequenz, die Professor Christof Paar vom Max-Planck Institute for Security and Privacy und…
Alexander Wagner (Fraunhofer AISEC) hat am 19. Deutschen IT-Sicherheitskongress, veranstaltet vom Bundesamt für Sicherheit in der Informationstechnik (BSI), über die Absicherung von Bootprozessen eingebetteter Systeme mit Post-Quanten-Kryptografie referiert. In seinem Vortrag „Post-Quantum Secure Boot mit hashbasierten Signaturen“ gibt er einen Überblick über hashbasierte…
Frank Altmann (Fraunhofer IMWS), Chair der Internationalen Fehleranalyse-Tagung ISTFA 2023 (12.-16. November, Phoenix Arizona, USA), plant dieses Jahr eine Session zu Hardware Security & Counterfeiting. ISTFA 2023 Webseite
Der Artikel Mikroelektronik – Eine Frage des Vertrauens von Dr. Selami Yilmaz und Johannes Rittner erschien im Mai 2023 in der iit-kompakt Nr. 06. Herausgegeben wurde der Artikel vom Institut für Innovation und Technik (iit) in der VDI/VDE Innovation +…
Das Fraunhofer-Institut AISEC hat im Auftrag des Bundesamts für Sicherheit in der Informationstechnik (BSI) eine Studie erstellt, die den aktuellen Stand von Hardware-Angriffen auf Mikrocontroller zusammenfasst. Darin werden einige leicht umzusetzende Gegenmaßnahmen beschrieben, die vielen Angriffen vorbeugen können oder den…
Analyse von Status und Potential einer offenen Chip-Entwicklung. Im vom BMBF geförderten Projekt ASPECT wurden im 2. Halbjahr die RISC-V-Architektur und Open-Hardware-Ansätze im Allgemeinen auf den Zustand, die Entwicklungspotenziale und Hemmnisse ihres Entwicklungsökosystems in Deutschland untersucht. Koordiniert wurde das Projekt…